(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平8-255107

(43)公開日 平成8年(1996)10月1日


(51) Int. Cl. 6		識別記号	庁内整理番号	}	FΙ				技術	表示箇所
G06F	12/02	590			G06F	12/02	590	Α		
	12/00	580				12/00	580			
G 0 9 G	5/00	550	9377 - 5 H		G 0 9 G	5/00	550	T		
		555	9377 - 5 H				5 5 5	J		
	5/36	530	9377 - 5 H			5/36	5 3 0	M		
	審査請求	未請求 請求	項の数14	ΟL			(全2	21頁)		
(21)出願番号	特	顛平7-280776			(71)出願人	000003	078			
						株式会	社東芝			
(22)出願日	平	成7年(1995)10。	月27日			神奈川	県川崎市	幸区堀川時	町72番地	1
					(72)発明者	米山	香			
(31)優先権主張	養番号 特	願平6-294526				東京都	青梅市末	広町2丁目	9番地	株式会社
(32)優先日	平	6(1994)11月29	目			東芝青	梅工場内			
(33)優先権主引	長国 日	本(JP)			(72)発明者	藤本	曜久			
						東京都	青梅市末	広町2丁目	19番地	株式会社
						東芝青	梅工場内			
					(74)代理人	弁理士	鈴江 :	武彦		

(54) 【発明の名称】ディスプレイコントローラ

(57)【要約】

【課題】 2ポートVRAMを使用せずにイメージデータのリード/ライト転送の効率向上を図り、安価で高性能のディスプレイコントローラを実現する。

【解決手段】VRAMの代わりに、シンクロナスDRAM30が画面イメージを格納するビデオメモリとして使用される。シンクロナスDRAM30を制御するメモリ制御回路14には、ページヒット検出機構を含むアドレス制御回路143とコマンド制御回路144が設けられており、これらによってシンクロナスDRAM30のアクセスサイクルをアドレス値に応じて切換えるためのコマンド発生制御が行なわれる。よって、シーケンシャルアクセスの場合にはプリチャージサイクルが挿入されるのを防止でき、これによってシンクロナスDRAM30のアクセス効率を向上することができる。



BEST AVAILABLE COPY

【特許請求の範囲】

【請求項1】 シンクロナスDRAMをビデオメモリとし て使用し、コンピュータシステムのディスプレイモニタ を制御するディスプレイコントローラにおいて、

前記ビデオメモリに対するイメージデータのリードまた はライトを要求する各種メモリアクセスデバイスからの リード/ライト要求に応じて、前記シンクロナスDRA Mをアクセスするメモリ制御手段を具備し、

このメモリ制御手段は、

前回のビデオメモリアクセスサイクルにおけるメモリア クセスデバイスからのメモリアドレスと今回のビデオメ モリアクセスサイクルにおけるメモリアクセスデバイス からのメモリアドレスとを比較し、その比較結果に応じ てページヒット/ページミスを検出するページヒット検 出手段と、

このページヒット検出手段の検出結果に応じて前記シン クロナスDRAMを動作制御するためのコマンドを発生 するコマンド制御手段であって、ページミスが検出され た時はプリチャージコマンドを発生して前回のビデオメ モリアクセスサイクルと次回のビデオメモリアクセスサ 20 内の先頭番地に戻すラップラウンド手段をさらに具備す イクルとの間にプリチャージサイクルを挿入し、ページ ヒットが検出された時は前回のビデオメモリアクセスサ イクルと次回のビデオメモリアクセスサイクルとの間に プリチャージサイクルが挿入されないように前記プリチ ャージコマンドの発生を禁止するコマンド制御手段とを 具備することを特徴とするディスプレイコントローラ。

ページミスが検出された時は前回のビデオメモリアクセ スサイクル終了後に前回のビデオメモリアクセスサイク ルでアクセスされたバンクをプリチャージするためのブ リチャージコマンドおよび次回のビデオメモリアクセス サイクルでアクセスされるバンクおよびページを選択す るためのバンクアクティブコマンドを発生した後に前記 選択されたページをアクセスするためのリード/ライト コマンドを発生し、

【請求項2】前記コマンド制御手段は、

ページヒットが検出された時は前記バンクプリチャージ コマンドおよびバンクアクティブコマンドを発生せずに 前回のビデオメモリアクセスサイクル終了直後に前記リ ード/ライトコマンドを発生することを特徴とする請求 項1記載のディスプレイコントローラ。

【請求項3】前記メモリ制御手段は、

前記メモリアクセスデバイスから前記ビデオメモリに対 するリードアクセス要求が発行された時、前記シンクロ ナスDRAMから前記メモリアクセスデバイスにイメー ジデータを読み出すためのリード転送が連続して所定回 繰り返されるリードサイクルを実行するリード転送制御 手段をさらに具備し、

このリード転送制御手段は、

前記メモリアクセスデバイスによって指定されたスター トアドレスの値を所定値単位で順次増分して前記シンク 50 ロナスDRAMに供給するアドレスカウンタと、

前記ディスプレイコントローラの表示モードに応じて、 前記アドレスカウンタによるアドレス値の増分単位を変 化させる手段とを含むことを特徴とする請求項1記載の ディスプレイコントローラ。

【請求項4】前記リード転送制御手段は、

前記リードサイクルに含まれる所定回数の連続するリー ド転送によって異なるバウンダリ内の番地がアクセスさ れないように、前記スタートアドレスまたは前記アドレ スカウンタの出力に応じて、任意のリード転送回数まで で前記リードサイクルを終了させるリード転送停止手段 をさらに具備することを特徴とする請求項3記載のディ スプレイコントローラ。

【請求項5】前記リード転送制御手段は、

前記所定回数の連続するリード転送によって同一のバウ ンダリ内の全ての番地がアクセスされるように、前記ス タートアドレスまたは前記アドレスカウンタから出力さ れるアドレス値が前記バウンダリ内の最終記憶位置に達 した時に、前記アドレスカウンタの値を前記バウンダリ ることを特徴とする請求項3記載のディスプレイコント ローラ。

【請求項6】シンクロナスDRAMをビデオメモリとし て使用し、コンピュータシステムのディスプレイモニタ を制御するディスプレイコントローラにおいて、

前記ビデオメモリに対するイメージデータのリードまた はライトを要求する各種メモリアクセスデバイスからの リード/ライト要求に応じて、前記シンクロナスDRA Mをアクセスするメモリ制御手段を具備し、

このメモリ制御手段は、 30

> 前回のビデオメモリアクセスサイクルにおけるメモリア クセスデバイスからのメモリアドレスと今回のビデオメ モリアクセスサイクルにおけるメモリアクセスデバイス からのメモリアドレスとを比較し、その比較結果に応じ てページヒット/ページミスを検出するページヒット検 出手段と、

このページヒット検出手段の検出結果に応じて前記シン クロナスDRAMを動作制御するためのコマンドを発生 するコマンド制御手段であって、ページミスが検出され 40 た時はプリチャージコマンドを発生して前回のビデオメ モリアクセスサイクルと次回のビデオメモリアクセスサ イクルとの間にプリチャージサイクルを挿入し、ページ ヒットが検出された時は前回のビデオメモリアクセスサ イクルと次回のビデオメモリアクセスサイクルとの間に プリチャージサイクルが挿入されないように前記プリチ ャージコマンドの発生を禁止するコマンド制御手段と、 前記メモリアクセスデバイスから前記ビデオメモリに対 するリードアクセス要求が発行された時、前記シンクロ ナスDRAMから前記メモリアクセスデバイスにイメー ジデータを読み出すためのリード転送が連続して所定回

繰り返されるリードサイクルを実行するリード転送制御 手段とを具備し、

前記リード転送制御手段は、

前記メモリアクセスデバイスによって指定されたスタートアドレスの値を所定値単位で順次増分して前記シンクロナスDRAMに供給するアドレスカウンタと、

前記ディスプレイコントローラの表示モードに応じて、 前記アドレスカウンタによるアドレス値の増分単位を変 化させる手段と、

データの上位ワードにフォントデータが格納され、下位 10 備し、ワードにキャラクタコードとアトリビュートデータが格納されたテキストデータの上位ワードと下位ワードを時分割で読み出す手段をさらに有し、前記上位ワードは、に設定前記リード転送停止手段により転送され、下位ワードはするご前記メモリアクセスデバイスから指定されたアドレスにもとずいて転送されることを特徴とするディスプレイコとからにファットローラ。

【請求項7】前記メモリ制御手段は、

前記メモリアクセスデバイスからのライト要求に応じた ビデオメモリアクセスサイクルにおいて、次のライト要 20 求が何も来てなければプリチャージサイクルを実行する 手段を有することを特徴とする請求項1記載のディスプ レイコントローラ。

【請求項8】前記メモリ制御手段は、

前記メモリアクセスデバイスからの連続ライト転送要求 に応答して、前記ビデオメモリアクセスサイクル終了後 にプリチャージサイクルを実行せず、次のリード/ライ ト要求を待つ手段を有することを特徴とする請求項1記 載のディスプレイコントローラ。

【請求項9】前記コマンド制御手段は、

前回のビデオメモリサイクルでアクセスされたバンクを
プリチャージするためのプリチャージコマンド、次回の
ビデオメモリアクセスサイクルでアクセスされるバンク
およびページを選択するためのバンクアクティブコマンドを発生した後に選択され
たページをアクセスするためのリード/ライトコマンド、選択されたページをリフレッシュするためのリフレッシュコマンドを発生し、前記シンクロナスDRAMの
品種により規定された、プリチャージコマンド、および
リフレッシュコマンド間の最小規定時間を満足するよう
に、シンクロナスDRAMの品種と動作周波数に応じて
前記コマンドを発生する手段を有することを特徴とする
請求項1記載のディスプレイコントローラ。

【請求項10】前記シンクロナスDRAMに格納されているイメージデータの一部を保持するキャッシュメモリをさらに具備し、

前記リード転送制御手段は、前記連続するリード転送に よって前記シンクロナスDRAMからリードしたイメー ジデータを前記キャッシュメモリに転送することを特徴 50

とする請求項5記載のディスプレイコントローラ。

【請求項11】前記メモリアクセスデバイスは、前記コンピュータシステムのCPU、前記ディスプレイコントローラ内に設けられたグラフィクスアクセラレータ、または前記ディスプレイコントローラ内に設けられた画面リフレッシュ用の表示装置であることを特徴とする請求項1記載のディスプレイコントローラ。

【請求項12】前記シンクロナスDRAMの動作モードを指定するためのモード情報を保持する手段をさらに具備し、

前記コマンド制御手段は、電源投入に応答して、前記モード情報を前記シンクロナスDRAMのモードレジスタに設定するためのモードレジスタセットコマンドを発行することを特徴とする請求項1記載のディスプレイコントローラ。

【請求項13】コンピュータシステムのデイプレイモニタを制御するディスプレイコントローラにおいて、 表示データを格納するビデオメモリと、

メモリアクセスデバイスから前記ビデオメモリに対する ライトアクセス要求が発行された時、前記メモリアクセ スデバイスによって指定されたメモリアドレスに従って 前記ビデオメモリをライトアクセスするライト手段と、 前記メモリアクセスデバイスによって指定されるメモリ アドレスの値を所定値単位で順次増分するアドレスカウ ンタと、

前記メモリアクセスデバイスから前記ビデオメモリに対するリードアクセス要求が発行された時、前記メモリアクセスデバイスによって指定されるスタートアドレス、および前記アドレスカウンタの出力値を用いて、前記ビジオメモリを所定回数連続してリードアクセスするリード手段とを具備し、

前記リード手段は、

前記所定回数の連続するリードアクセスによって同一の バウンダリ内の全ての番地がアクセスされるように、前 記スタートアドレスまたは前記アドレスカウンタからの アドレス値が前記バウンダリ内の最終記憶位置に達した 時に前記アドレスカウンタの値を前記バウンダリ内の先 頭記憶位置に戻すラップラウンド手段を含むことを特徴 とするディスプレイコントローラ。

【請求項14】コンピュータシステムのデイプレイモニタを制御するディスプレイコントローラにおいて、 表示データを格納するビデオメモリと、

メモリアクセスデバイスから前記ビデオメモリに対する ライトアクセス要求が発行された時、前記メモリアクセ スデバイスによって指定されたメモリアドレスに従って 前記ビデオメモリをライトアクセスするライト手段と、 前記メモリアクセスデバイスによって指定されるメモリ アドレスの値を所定値単位で順次増分するアドレスカウ ンタと、

前記メモリアクセスデバイスから前記ビデオメモリに対

4

するリードアクセス要求が発行された時、前記メモリア クセスデバイスによって指定されるスタートアドレス、 および前記アドレスカウンタの出力値を用いて、前記ビ デオメモリを所定回数連続してリードアクセスするリー ド手段とを具備し、

前記リード手段は、

前記所定回数の連続するリードアクセスによって異なる バウンダリ内の記憶位置がアクセスされないように、前 記スタートアドレスまたは前記アドレスカウンタの出力 に応じて、前記所定回数の連続するリードアクセスの実 10 行をその中の任意のサイクルまでで終了させるリード転 送停止手段を含むことを特徴とするディスプレイコント ローラ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明はディスプレイコントローラに関し、特にパーソナルコンピュータのデイスプレイモニタを制御するディスプレイコントローラに関する。

[0002]

【従来の技術】近年、携帯可能なラップトップタイプまたはノートブックタイプのポータブルパーソナルコンピュータが種々開発されている。従来、この種のコンピュータに使用されるディスプレイコントローラとしては、640×480ドット程度の中解像度表示をサポートするものが主流であった。最近では、高度なグラフィカルユーザインタフェースを実現するために、例えば、1024×768ドットまたは1280×1024ドットといった高解像度表示をサポートできるディスプレイコントローラも開発されている。

【0003】このような高解像度のグラフィクス表示を サポートするディスプレイコントローラにおいては、文 字や図形などの画面イメージを保持するためのビデオメ モリとして、デュアルポートVRAMが良く使用されて いる。

【0004】デュアルポートVRAMは、互いに独立してアクセス可能なパラレルポートとシリアルポートを有している。パラレルポートはデュアルポートVRAMのメモリセルアレイをランダムアクセスするためのポートであり、表示データの更新に使用される。シリアルポートは、メモリセルアレイから1行分の表示データをシリアル出力するためのたものであり、画面リフレッシュのための表示データ読み出しに利用される。

【0005】このような構成のデュアルポートVRAMは、画面リフレッシュ処理と画像データの更新処理との 競合の問題を回避できるという点で高解像度グラフィク ス表示に好適である。

【 0 0 0 6 】 しかしながら、このようなデュアルポート VRAMを使用すると、パラレルポートの制御の他にシ リアルポートの制御も必要となることから、ディスプレ 50

イコントローラ内に組み込むメモリ制御ロジックの構成が非常に複雑となる。この事は、ディスプレイコントローラを1チップLSIによって実現する上で、チップ面積の増大、コストアップという問題を引き起こす原因となっている。

【0007】そこで、最近では、デュアルポートVRA Mに代わるメモリとして、シンクロナスDRAMが注目されている。シンクロナスDRAMは、シリアルポートは持たないが、パラレルポートを介したデータ転送を比較的高速に実行できるという特徴を持つ。このため、シンクロナスDRAMを使用すれば、通常のDRAMを使用した場合よりも画面リフレッシュ処理と画像データの更新処理とを高次元で両立でき、且つデュアルポートVRAMを使用した場合よりもメモリ制御ロジックを簡単化できる。

【0008】ところが、シンクロナスDRAM用の従来のメモリ制御ロジックのアーキテクチャは、シンクロナスDRAMをビデオメモリとして使用することを前提としたものではなく、あくまでシンクロナスDRAMをランダムアクセスすることを中心に設計されている。シンクロナスDRAMに対する従来のアクセス制御の手順は次の通りである。

【0009】すなわち、シンクロナスDRAMの動作状態は、全てコマンドによって制御される。コマンドには、バンクアクティブコマンド、リード/ライトコマンド、およびバンクプリチャージコマンドがある。これら3つのコマンドは、シンクロナスDRAMに対する1回のアクセスサイクルにおいて順番に発生される。

【0010】バンクアクティブコマンドは、シンクロナ30 スDRAM内の2つのバンクのうちの1つのバンクを選択すると共に、そのバンク内のページ(行)をロウアドレスで選択してそれをアクティブにすることを指定するコマンドである。リード/ライトコマンドはページ内のカラムを指定してそれをリード/ライトするためのリード/ライトサイクルの実行を指定し、またプリチャージコマンドはリード/ライトアクセスされたページをプリチャージすることを指定するコマンドである。

している。パラレルポートはデュアルポートVRAMの 【0011】本来は、プリチャージコマンドによって実メモリセルアレイをランダムアクセスするためのポート 行されるプリチャージサイクルは、アクセス対象のペーであり、表示データの更新に使用される。シリアルポー 40 ジが異なる場合にのみ行えばよく、同一ページに対するトは、メモリセルアレイから1行分の表示データをシリ 連続アクセスであれば実行する必要はない。

【0012】しかし、前述したように従来のメモリ制御ロジックはランダムアクセスを前提として設計されているため、アドレス値に応じてシンクロナスDRAMのアクセス手順を切換えるためのコマンド制御ロジックは組み込まれていない。

【0013】このため、従来では、シンクロナスDRA Mに対するアクセスサイクルを繰り返し実行する場合に おいては、アクセス対象のページつまりロウアドレスの 値に関係なく、前回のリード/ライトサイクルと次回の

リード/ライトサイクルとの間には常にバンクプリチャ ージサイクルとバンクアクティブサイクルが挿入されて いた。

【0014】したがって、従来のメモリ制御ロジックで は、シンクロナスDRAMのアクセス効率、特にシーケ ンシャルアクセス時のアクセス効率が悪化する問題があ る。また、最近のシステムでは、PCIバスなどのよう な高速ローカルバスにディスプレイコントローラを接続 して使用するケースが増えている。このため、ビデオメ モリからシステムへのデータ読み出し動作も、バースト 転送などによって高速に行なうことが望まれている。シ ンクロナスDRAMはバースト転送機能をチップ自体に 備えているので、この点からもシンクロナスDRAMを ビデオメモリとして使用することは有効である。

【0015】ところが、シンクロナスDRAM自体のバ ースト転送機能はその制御の自由度が低いので、表示デ ータ更新のためのリード/ライト、画面リフレッシュの ための表示データリード、などのような性質の異なる種 々のアクセスが行なわれるビデオメモリとして利用する 場合には実際上十分ではない。

【0016】したがって、低コストで且つ十分に高性能 のディスプレイコントローラを実現するためには、前述 したようなシンクロナスDRAMのアクセス手順を切換 えるためのコマンド制御に加え、ビデオメモリのアクセ スに適した自由度の高いバースト転送機能を、メモリ制 御ロジック内に実現することが望まれる。

[0017]

【発明が解決しようとする課題】従来では、シンクロナ スDRAMに対するアクセスサイクルを繰り返し実行す る場合においては、前回のリード/ライトサイクルと次 30 回のリード/ライトサイクルとの間に常にバンクプリチ ャージサイクルとバンクアクティブサイクルが挿入され てしまい、シンクロナスDRAMのアクセス効率、特に シーケンシャルアクセス時のアクセス効率が悪化する問 題があった。また、従来では、ビデオメモリアクセスに 好適なデータ転送機能が設けられておらず、十分なデー 夕転送機能を実現することができなかった。

【0018】この発明はこのような点に鑑みてなされた もので、シンクロナスDRAMのアクセス手順を切換え るためのコマンド制御やビデオメモリアクセスに好適な 40 データ転送機能を実現するための回路をシンクロナスD RAM用のメモリ制御ロジック内に実現し、これによっ て低コストで且つ十分に高性能のディスプレイコントロ ーラを提供することを目的とする。

[0019]

【課題を解決するための手段および作用】この発明は、 シンクロナスDRAMをビデオメモリとして使用し、コ ンピュータシステムのディスプレイモニタを制御するデ ィスプレイコントローラにおいて、前記ビデオメモリに 対するイメージデータのリードまたはライトを要求する 50 スデバから供給されるリードアドレスをスタートアドレ

各種メモリアクセスデバイスからのリード/ライト要求 に応じて、前記シンクロナスDRAMをアクセスするメ モリ制御手段を具備し、このメモリ制御手段は、前回の ビデオメモリアクセスサイクルにおけるメモリアクセス デバイスからのメモリアドレスと次回のビデオメモリア クセスサイクルにおけるメモリアクセスデバイスからの メモリアドレスとを比較し、その比較結果に応じてペー ジヒット/ページミスを検出するページヒット検出手段 と、このページヒット検出手段の検出結果に応じて前記 シンクロナスDRAMを動作制御するためのコマンドを 発生するコマンド制御手段であって、ページミスが検出 された時はプリチャージコマンドを発生して前回のビデ オメモリアクセスサイクルと次回のビデオメモリアクセ スサイクルとの間にプリチャージサイクルを挿入し、ペ ージヒットが検出された時は前回のビデオメモリアクセ スサイクルと次回のビデオメモリアクセスサイクルとの 間にプリチャージサイクルが挿入されないように前記プ リチャージコマンドの発生を禁止するコマンド制御手段 とを具備することを特徴とする。

【0020】このディスプレイコントローラにおいて 20 は、シンクロナスDRAMが画面イメージを格納するビ デオメモリとして使用されている。シンクロナスDRA Mを制御するメモリ制御手段には、ページヒット検出手 段とコマンド制御手段が設けられており、これらによっ てシンクロナスDRAMのアクセスサイクルをアドレス 値に応じて切換えるためのコマンド発生制御が行なわれ る。

【0021】すなわち、ページヒット検出手段によって ページミスの発生が検出されたならば、通常通り、プリ チャージコマンドが発生されて、前回のビデオメモリア クセスサイクルと次回のビデオメモリアクセスサイクル との間にプリチャージサイクルが挿入されるが、ページ ヒットであれば、プリチャージコマンドは発生されず に、直ちに次回のビデオメモリアクセスサイクルのため のリード/ライトコマンドが発生される。

【0022】従って、シーケンシャルアクセスの場合に はプリチャージサイクルが挿入されるのを防止でき、こ れによってシンクロナスDRAMを高速にアクセスする ことが可能となる。

【0023】また、メモリ制御手段には、リードモード においてシンクロナスDRAMのリードアクセスサイク ルを所定回繰り返し実行するリード転送制御手段を設け る事が好ましい。このリード転送制御手段には、メモリ アクセスデバイスから供給されるメモリアドレスの値を 所定値単位で順次増分するアドレスカウンタを利用でき る。

【0024】この構成によれば、メモリ制御手段内でメ モリアドレス値が自動的にインクリメントできるので、 CPU、アクセラレータ、表示回路などのメモリアクセ

スとして、それに続く複数の番地からデータを連続して 読み出すことができる。よって、シンクロナスDRAM のリードデータ転送速度を大幅に高速化できる。特に、 アドレスカウンタによるアドレス値の増分単位をディス プレイコントローラの表示モードに応じて変化させるこ とにより、前述の高速リード転送を様々な表示モードに 適用することができる。

【0025】さらに、リード転送制御手段には、所定回 数の連続するリード転送によって異なるバウンダリ内の 記憶位置がアクセスされるのを防止するために、アドレ 10 スカウンタの出力等に応じて前記所定回数の連続するリ ードアクセスサイクルの実行をその中の任意のサイクル までで終了させるリード転送停止手段を設けることが望 ましい。

【0026】これにより、高速リード転送中にページミ スが生じて、プリチャージサイクルを挿入しなければな らなくなるという事態を防止できる。したがって、この リード転送停止手段を用いた高速リード転送は、ページ を跨がって1画面分の表示データをリードすることが必 要な画面リフレッシュのためのリード転送に好適であ る。

【0027】また、リード転送停止手段の代わりに、ア ドレスカウンタからのアドレス値がバウンダリ内の最終 記憶位置に達した時にアドレスカウンタの値をバウンダ リ内の先頭記憶位置に戻すラップラウンド手段を設けて も良い。このラップラウンド手段を用いることにより所 定回数の連続するリードアクセスサイクルによって同一 のバウンダリ内の全ての記憶位置が必ずリードアクセス される。

送は、例えばCPUによる表示データリードに好適であ る。ほとんどのCPUによるメモリアクセスは、例えば ディスプレイコントローラ内部のキャッシュやシステム のキャッシュを経由して行なわれている。したがって、 ラップラウンド手段を用いた高速リード転送を用いれ ば、CPUからのアドレスで指定されたイメージデータ を含む例えば1キャッシュライン分の表示データをキャ ッシュに効率良く転送することができる。

【0029】また、前述のラップラウンド手段を用いた 高速リード転送は、シンクロナスDRAMに限らず、D RAMなどでビデオメモリを構成した場合においても非 常に有効であり、システム性能を向上することができ る。

【0030】さらに、CPUやアクセラレラレータによ るビデオメモリに対するライトアクセスはランダムアク セスの場合が多く、またリードアクセスはシーケンシャ ルアクセスの場合が多いので、ライトの場合にはCPU やアクセラレラレータからのメモリアドレスをそのまま 使用してビデオメモリをアクセスし、リードの場合には アドレスカウンタの出力を用いたバーストリードを行な 50 うことが望ましい。 [0031]

【発明の実施の形態】以下、図面を参照してこの発明の 実施例を説明する。図1にはこの発明の一実施例に係わ るディスプレイコントローラを利用した表示制御サブシ ステムの全体の構成が示されている。この表示制御サブ システム4は、XGA仕様に準拠したものであり、ポー タブルコンビュータ本体に標準装備されるフラットパネ ルディスプレイ40およびポータブルコンピュータ本体 に着脱自在に接続されるカラーCRTディスプレイ50 双方に対する表示制御を行なう。表示制御サブシステム 4は、図示のように、PCIバス3に接続されている。 【0032】表示制御サブシステム4には、ディスプレ イコントローラ10、およびシンクロナスDRAM30 が設けられている。これらディスプレイコントローラ1 0およびシンクロナスDRAM30は、図示しない回路 基板上に搭載されている。

【0033】ディスプレイコントローラ10はゲートア レイによって実現される1個のLSIであり、この表示 制御システム4の主要部を成す。このディスプレイコン トローラ10は、ホストCPU1からの指示に従ってフ ラットパネルディスプレイ40およびカラーCRTディ スプレイ50を制御する。また、このディスプレイコン トローラ10は、バスマスタとして機能し、システムメ モリ2を直接アクセスすることができる。

【0034】シンクロナスDRAM30は、クロック同 期式オペレーション、コマンドによる動作モード制御、 2バンクメモリセルアレイ構成という特徴を持つメモリ であり、ここでは、フラットパネルディスプレイ40ま 【0028】ラップラウンド手段を用いた高速リード転 30 たはカラーCRTディスプレイ50に表示すべき画面イ メージを格納するビデオメモリとして使用される。ビデ オメモリを構成するシンクロナスDRAM30は、例え ば、256K×16ビット構成のシンクロナスDRAM チップを2個並列接続することによって実現できる。こ の場合、32ビット幅単位でデータのリード/ライトが 行なわれる。

> 【0035】XGA仕様に適合したアプリケーションプ ログラム等で作成されたイメージデータは、パックドピ クセル方式によってシンクロナスDRAM30に格納さ 40 れる。このパックドピクセル方式は、メモリ上の連続す る複数のビットで1画素を表す色情報マッピング形式で あり、例えば、1画素を1,2,4,8,16、または 24ビットで表す方式が採用されている。一方、VGA 仕様のイメージデータは、VGA仕様に適合したアプリ ケーションプログラム等で作成されるものであり、メモ リプレーン方式によってシンクロナスDRAM30に格 納される。このメモリプレーン方式は、メモリ領域を同 ーアドレスで指定される複数のプレーンに分割し、これ らプレーンに各画素の色情報を割り当てる方式である。 例えば、4プレーンを持つ場合には、1画素は、各プレ

ーン毎に1ビットづつの合計4ビットのデータによって 表現される。

【0036】また、シンクロナスDRAM30には、テ キストデータも格納される。1文字分のテキストデータ は、XGA、VGAのどちらの仕様においても、8ビッ トのコードと8ビットのアトリビュートからなる合計2 バイトのサイズを持つ。アトリビュートは、フォアグラ ンドの色を指定する4ビットデータとバックグランドの 色を指定する4ビットデータから構成されている。

【0037】ディスプレイコントローラ10は、レジス 10 タ制御回路11、システムバスインターフェース12、 グラフィクスアクセラレータ13、メモリ制御回路1 4、CRTコントローラ (CRTC) 16、スプライト メモリ19、シリアライザ20、ラッチ回路21、フォ アグランド/バックグランドマルチプレクサ22、グラ フィック/テキストマルチプレクサ23、カラーパレッ ト制御回路24、スプライトカラーレジスタ25、CR Tビデオマルチプレクサ26、スプライト制御回路2 7、フラットパネルエミュレーション回路28、および DAC (D/Aコンバータ) 35から構成されている。 【0038】レジスタ制御回路11は、システムバスイ ンターフェース12を介してPCIバス3からのアドレ スおよびデータを受けとり、アドレスのデコード、およ びそのデコード結果によって指定される各種レジスタに 対するリード/ライト制御を行なう。

【0039】システムバスインターフェース12は、P CIバス3を介してホストCPU1とのインターフェー ス制御を行なうものであり、バースト転送をサポートし ている。さらに、システムバスインターフェース12に ュ121は、CPU1やアクセラレータ13とシンクロ ナスDRAM30との間のイメージデータの転送を高速 にするために利用されるものであり、シンクロナスDR AM30のイメージデータの一部を保持する。CPU1 やアクセラレータ13によってリード要求されたイメー ジデータがキャッシュ121に存在する場合は、そのキ ャッシュ121からイメージデータが読み出されてCP U1またはアクセラレータ13に転送される。この場 合、シンクロナスDRAM30はリードアクセスされな

【0040】グラフィクスアクセラレータ13は、CP U1からの指示に応答して、シンクロナスDRAM30 中のイメージデータに対してさまざまな描画機能を提供 する。このアクセラレータ13は、BITBILT等の 画素のブロック転送、線描画、領域の塗りつぶし、画素 間の論理/算術演算、画面の切り出し、マップのマス ク、X-Y座標でのアドレッシング、ページングによる メモリ管理機能等を有している。このアクセラレータ1 3には、VGA/XGA互換のデータ演算回路131、 2次元アドレス発生回路131、およびページングユニ 50 ット133が設けられている。

【0041】データ演算回路131は、シフト、論理算 術演算、ビットマスク、カラー比較等のデータ演算を行 なうものであり、またVGA互換のBITBLT機能も 有している。2次元アドレス発生回路131は、矩形領 域アクセス等のためのX-Yの2次元アドレスを発生す る。また、2次元アドレス発生回路131は、領域チェ ックや、セグメンテーション等を利用したリニアアドレ ス (実メモリアドレス) への変換処理も行なう。ページ ングユニット133は、CPU1と同じ仮想記憶機構を サポートするためのものであり、ページング有効時には 2次元アドレス発生回路131が作ったリニアアドレス をページングによって実アドレスに変換する。また、ペ ージング無効時にはリニアアドレスがそのまま実アドレ スとなる。このページングユニット133は、ページン グのためにTLBを備えている。

【0042】メモリ制御回路14はシンクロナスDRA M30をアクセス制御するためのものであり、CPU 1、およびアクセラレータ13からのイメージデータの リード/ライト要求に従ってシンクロナスDRAM30 をリード/ライトアクセスすると共に、CRTC16か らの表示位置アドレスに従って、画面リフレッシュのた めにシンクロナスDRAM30をリードアクセスする。 【0043】このメモリ制御回路14には、シンクロナ スDRAM30に対するアクセス効率を高めるためのア ドレス制御ロジックおよひコマンド制御ロジックが組み 込まれている。これらロジックは、プリチャージサイク ルの挿入無しでシンクロナスDRAM30に対する複数 回のリード/ライトサイクルを連続して実行することを は、キャッシュ121が内蔵されている。このキャッシ 30 可能する。また、メモリ制御回路14は、アドレスカウ ンタを内蔵しており、リードアドレスをスタートアドレ スとしてそれに続く複数の番地からデータを連続して読 み出すバーストリード転送機能を有している。

> 【0044】メモリ制御回路14とシンクロナスDRA M30間のデータバス幅は、PCIバス3のデータ転送 幅と同じ32ビットに設定されている。このようなメモ リ制御回路14の構成はこの発明の特徴とする部分であ り、その詳細は図2以降で説明する。

【0045】CRTコントローラ16、スプライトメモ リ19、シリアライザ20、ラッチ回路21、フォアグ ランド/バックグランドマルチプレクサ22、グラフィ ック/テキストマルチプレクサ23、カラーパレット制 御回路24、スプライトカラーレジスタ25、CRTビ デオマルチプレクサ26、スプライト制御回路27、フ ラットパネルエミュレーション回路28、およびDAC (D/Aコンバータ) 35は、画面リフレッシシュのた めに、シンクロナスSRAM30からイメージデータを リードしてそれをビデオ信号に変換する表示制御回路を 構成する。

【0046】CRTコントローラ (CRTC) 16は、

フラットパネルディスプレイ40またはCRTディスプレイ50を制御するための各種表示タイミング信号(水平同期信号、垂直同期信号等)や、シンクロナスDRAM30から画面表示すべきイメージデータを読み出すための表示アドレスを発生する。

【0047】スプライトメモリ19には、グラフィクス モードではスプライトデータ、テキストモードではフォ ントが書き込まれる。テキストモードでは、シンクロナ スDRAM30から読み出されたテキストデータのコー ドがインデックスとしてスプライトメモリ19に供給さ 10 れ、そのコードに対応するフォントが読み出される。

【0048】シリアライザ20は、シンクロナスDRA M30から読み出された複数画素分のパラレルピクセルデータをピクセル単位(シリアル)に分割して出力するためのパラレル/シリアル変換回路であり、グラフィクスモードでは、シンクロナスDRAM30から読み出されるイメージデータとスプライトメモリ19から読み出されるスプライトデータをそれぞれパラレル/シリアル変換し、テキストモードでは、スプライトメモリ19から読み出されるフォントデータをパラレル/シリアル変20換する。

【0049】ラッチ回路21は、コードデータからフォ ントデータへの変換の遅れ時間だけアトリビュートの出 カタイミングを遅延させるためのものであり、テキスト モードにおいてシンクロナスDRAM30から読み出さ れるテキストデータのアトリビュートを保持する。フォ アグランド/バックグランドマルチプレクサ22は、テ キストモードにおいてアトリビュートのフォアグランド 色(前面色)/バックグランド色(背景色)の一方を選 択する。この選択は、シリアライザ20から出力される フォントデータの値"1" (フォアグランド), "0" (バックグランド) によって制御される。グラフィック /テキストマルチプレクサ23は、グラフィクスモード とテキストモードの切替えを行なうためのものであり、 グラフィクスモードにおいてはシリアライザ20から出 力されるメモリデータを選択し、テキストモードにおい てはフォアグランド/バックグランドマルチプレクサ2 2の出力を選択する。

【0050】カラーパレット制御回路24は、グラフィクスまたはテキストデータの色変換を行なうためのもの 40 である。このカラーパレット制御回路24は、2段構成のカラーパレットテーブルを備えている。第1のカラーパレットテーブルは、16個のカラーパレットレジスタから構成されている。各カラーパレットレジスタには、6ビットのカラーパレットデータが格納されている。第2のカラーパレットテーブルは、256個のカラーパレットレジスタから構成されている。各カラーパレットレジスタから構成されている。各カラーパレットレジスタから構成されている。といいる。といいるのカラーパレットレジスタから構成されている。といいるのカラーデータが格納されている。

【0051】グラフィクスモードにおいては、8ビット 50

/ピクセルのXGA仕様のメモリデータは、第1のカラーパレットテーブルを介さずに、第2のカラーパレットテーブルに直接送られ、そこでR, G, Bそれぞれ8ビットから構成されるカラーデータに変換される。また、4ビット/ピクセルのVGA仕様のメモリデータは、まず第1のカラーパレットテーブルに送られ、そこで6ビットのカラーデータに変換されて出力される。そして、この6ビットのカラーデータには、カラーパレット制御回路19内蔵のカラー選択レジスタから出力される2ビットデータが加えられ、これにより合計8ビットのカラーデータとなる。この後、その8ビットのカラーデータは、第2のカラーパレットテーブルに送られ、そこでR, G, Bそれぞれ8ビットから構成されるカラーデータに変換される。

【0052】一方、テキストモードにおいては、XGA, VGAどちらの仕様のテキストデータも、第1および第2の2段のカラーパレットテーブルを介して、R,G,Bそれぞれ8ビットから構成されるカラーデータに変換される。

【0053】また、XGAのグラフィクスモードにおいては、1画素が16ビットまたは24ビットから構成されるダイレクトカラーモードがあり、この場合には、そのピクセルデータは、カラーパレット制御回路24を介さずに、CRTビデオマルチプレクサ26に直接供給される。

【0054】スプライトカラーレジスタ25は、ハードウェアカーソルなどのスプライト表示色を指定するスプライト表示データを格納する。CRTビデオマルチプレクサ26は、CRTビデオ表示出力を選択するものであり、カラーパレット制御回路24の出力、シリアライザ20からのダイレクトカラー出力、スプライト表示データ、または外部ビデオデータの選択を行なう。この選択動作は、CRTC16からの表示タイミング信号によって制御される。外部ビデオデータは、例えば表示制御システム4の外部から入力される動画などのビデオデータである。スプライト制御回路27は、シリアライザ20によってパラレル/シリアル変換されたスプライトデータに従ってスプライトカラーレジスタ25のスプライト表示データを出力する。

【0055】フラットパネルエミュレーション回路28 は、CRTビデオ出力を変換してフラットパネルディス プレイ40用のフラットビデオデータを生成する。DA C35は、CRTビデオマルチプレクサ26から出力さ れるCRTビデオデータをアナログR, G, B信号に変 換してCRTディスプレイ50に供給する。

【0056】次に、図2を参照して、メモリ制御回路14の具体的な構成を説明する。メモリ制御回路14は、イメージデータのリード/ライトを要求する複数のメモリアクセスデバイス(CPU1、アクセラレータ13、表示回路)それぞれからメモリアドレス(ADDRES

S)、アクセスモード(MODE)、データ(DAT A) を受け取り、シンクロナスDRAMのアクセスに必 要なコマンドを発行する。アクセスモード(MODE) は、リード/ライトの種別の指定、およびメモリ制御回 路14が有する3つのリードモード (シングルモード、 バウンダリストップモード、ラップラウンドモード)の 1 つを選択するために利用される。

【0057】メモリ制御回路14は、図示のように、ア ービタ141、マルチプレクサ142、アドレス制御回 路143、およびコマンド制御回路144を備えてい る。アービタ141は、複数のメモリアクセスデバイス によるビデオメモリアクセスの競合を調停するためのロ ジックであり、それら複数のメモリアクセスデバイスか ち出力されるビデオメモリアクセス要求(REQ)の中 の1つを選択し、そのデバイスに対してアクセス許可信 号(ACK)を発行する。

【0058】マルチプレクサ142は、複数のメモリア クセスデバイスそれぞれからのメモリアドレス(ADD RESS)、アクセスモード(MODE)、およびデー タ (DATA) の中から、アービタ141によってアク セス許可されたデバイスからのメモリアドレス(ADD RESS)、アクセスモード(MODE)、およびデー タ(DATA)を選択する。

【0059】アドレス制御回路143は、シンクロナス DRAM30に与えるアドレス値を制御するためのロジ ックであり、マルチプレクサ142によって選択された メモリアドレスをシンクロナスDRAM30の物理アド レスADRS(ロウアドレス、カラムアドレス)に変換 する。また、アドレス制御回路143は、前回のメモリ アクセスサイクルにおけるロウドレスを保持し、そのロ ウアドレスと今回のメモリアクセスサイクルにおけるロ ウアドレスとの一致の有無に応じてページヒット/ミス を判定する。ページミスならばバンクイネーブル要求信 号BEQが発生されるが、ページヒットならばバンクイ ネーブル要求信号BEQは発生されない。

【0060】ここで、ページヒットとは、前回のメモリ アクセスサイクルにおけるロウアドレスと今回のメモリ アクセスサイクルにおけるロウアドレスとが一致するこ と、つまりシンクロナスDRAM30の同一バンクにお る。一方、ページミスとは、前回のメモリアクセスサイ クルにおけるロウアドレスと今回のメモリアクセスサイ クルにおけるロウアドレスとが一致しないこと、つまり 前回と今回とでシンクロナスDRAM30の異なるバン ク、または同一バンクにおける異なるページがアクセス されることを意味する。

【0061】さらに、アドレス制御回路143は、シン クロナスDRAM30を連続アクセスするためのバース ト転送機能を実現するために、アドレスカウンタを有し ている。このアドレスカウンタは、マルチプレクサ14 50 CAS遅延量(2クロック、3クロック、または4クロ

2によって選択されたメモリアドレスに対応するカラム アドレスの値を順次インクリメントして、複数個の連続 したカラムアドレスを生成する。この連続アドレスは、 シンクロナスDRAM30をリードアクセスする場合に 利用される。一方、シンクロナスDRAM30をライト アクセスする場合においては、マルチプレクサ142に よって選択されたメモリアドレスがそのまま利用され、 アドレスカウンタは利用されない。

【0062】コマンド制御回路144は、シンクロナス DRAM30を動作制御するための各種コマンドを発生 する。これらコマンドには、バンクアクティブコマン ド、リード/ライトコマンド、およびバンクプリチャー ジコマンドがある。

【0063】バンクアクティブコマンドは、シンクロナ スDRAM30内の2つのバンクのうちの1つのバンク を選択すると共に、そのバンク内のページ(行)をロウ アドレスで選択してそれをアクティブにすることを指定 するコマンドである。リード/ライトコマンドは、ペー ジ内のカラムを指定してそれをリード/ライトするため のリード/ライトサイクルの実行を指定するコマンドで ある。バンクプリチャージコマンドは、リード/ライト アクセスされたページをプリチャージすることを指定す るコマンドである。

【0064】コマンド制御回路144によるこれらコマ ンドの発生は、アドレス制御回路143からのバンクイ ネーブル要求信号(BEQ)によって制御される。すな わち、シンクロナスDRAM30に対するリードライト サイクルを複数回実行する場合において、もしページミ スが発生したならば、前回のリード/ライトサイクルが 終了してからバンクプリチャージコマンドおよびバンク アクティブコマンドが発生された後に、次回のリード/ ライトサイクルのためのリード/ライトコマンドが発生 される。一方、ページヒットであれば、前回のリード/ ライトサイクル終了後、直ぐに次回のリード/ライトサ イクルのためのリード/ライトコマンドが発生される。 このようなコマンド発生シーケンスの切換りの様子を図 3に示す。図3から分かるように、ページミスの場合に は、前回のリードライトサイクルと次回のリードライト サイクルとの間にバンクプリチャージサイクルとバンク ける同一ページが連続してアクセスされることを意味す 40 アクティブサイクルが必ず挿入されるが、ページヒット の場合には、バンクプリチャージサイクルおよびバンク アクティブサイクルは省略される。

> 【0065】さらに、コマンド制御回路144から発生 されるコマンドには、モードレジスタセットコマンドも ある。このモードレジスタセットコマンドは、シンクロ ナスDRAM30の動作モードを初期設定するためのコ マンドであり、システムの電源投入やシステムリセット 時にリセット信号の解除に応答して発生される。これに よりシンクロナスDRAM30内のモードレジスタに、

ック)、アドレッシングモード(シーケンシャルモード、またはインタリーブモード)、バーストモード(バースト長=0,2,4,または8)の内容を指定するモード情報が設定される。このモード情報の内容はレジスタ145に予め格納されており、リセット信号の解除に応答してアドレス制御回路143からのアドレスADRSによってシンクロナスDRAM30に通知され、そのシンクロナスDRAM30内のモードレジスタに設定される。

【0066】ここで、シーケンシャルモードとは、シン 10 クロナスDRAM30の2つのバンクに含まれる全てのページに対してシーケンシャルにアドレスを配置するモードである。このシーケンシャルモードでは、2つのバンクが同時に動作することはない。また、インタリーブモードは、シンクロナスDRAM30の2つのバンクの一方のプリチャージサイクル中に他方のバンクのアクティブサイクルを実行できるように、ページ単位で2つのバンクに交互にアドレスを配置するモードである。このインタリーブモードは2つのバンクの同時動作を可能にするので、シーケンシャルモードよりも高速アクセスが20可能となるが、その分だけ電力消費も多くなる。シーケンシャルモードとインタリーブモードのどちらのモードにおいても、前述したページヒット判定によるコマンド発生の制御を適用することができる。

【0067】しかし、インタリーブモードを使用しなくてもこの実施例のページヒット判定によるコマンド発生制御だけでアクセス効率を十分に高めることができるので、電力消費を低減する観点から、この実施例ではシーケンシャルモードを利用することにする。

【0068】バーストモードは、シンクロナスDRAM30自体のアドレスインクリメント機能を利用してバースト転送を行なうモードである。この実施例では、アドレス制御回路143のアドレスカウンタを利用してバースト転送を行なうので、シンクロナスDRAM30のバーストモードは利用しない。したがって、シンクロナスDRAM30の初期設定時には、バースト長=0に設定される。

【0069】次に、図4を参照して、アドレス制御回路 143の具体的な構成を説明する。図4に示されている ように、アドレス制御回路143には、ページヒット検 40 出回路201、アドレスカウンタ202、アドレスマル チプレクサ203、ラッチ回路204などが含まれてい る。

【0070】ページヒット検出回路201は、ラッチ回路201a、およびロウアドレスコンパレータ201bを備えている。ラッチ回路201aは、前回のメモリアクセスサイクルにおけるロウドレス(RA)を保持する。ロウアドレスコンパレータ201bは、ラッチ回路201aで保持されている前回のメモリアクセスサイクルにおけるロウドレス(RA)と、ラッチ回路204で50

保持されている現在のメモリアクセスサイクルにおけるロウドレス(RA)とを比較する。ラッチ回路201aで保持されているロウアドレスの値は、ロウアドレスコンパレータ201bによってページミスが検出された時、その時にラッチ回路204で保持されている現在のメモリアクセスサイクルにおけるロウドレス(RA)に切換えられる。

【0071】アドレスカウンタ202は、インクリメント定数マルチプレクサ202a、アドレス加算器202b、カラムアドレスマルチプレクサ202c、およびフリップフロップ202dを備えている。

【0072】インクリメント定数マルチプレク202aは、アドレスカウンタ202によるアドレスカウントアップ単位を規定するために、3つのインクリメント定数(+1、+2、+4)の中の1つを選択する。この選択動作は、CPU1によって指定されたディスプレイモードに応じて自動的に行なわれる。

【0073】アドレス加算器202bは、シンクロナス DRAM30に供給するカラムアドレスの値を順次カウ ントアップするために、フリップフロップ202dによって保持されているカラムアドレスマルチプレクサ20 2cの出力値に、インクリメント定数マルチプレク20 2aによって選択されたインクリメント定数を加算する。

【0074】カラムアドレスマルチプレクサ202cは、シンクロナスDRAM30に供給するアドレスを切換えるために、モードレジスタ145のモード情報、ロウアドレスRA、カラムアドレスCA、およびアドレスカウンタ出力CAXの中の1つを選択してシンクロナスDRAM30にADRAとして供給する。このカラムアドレスマルチプレクサ202cのアドレス選択動作とメモリサイクルとの関係を図5に示す。

【0075】図5に示されているように、シンクロナス DRAM30を初期設定するためのモード設定サイクル においてはモードレジスタ145のモード情報が選択さ れる。また、シンクロナスDRAM30のバンクを選択 するバンクアクティブサイクルにおいては、マルチプレ クサ142によって選択されたメモリアドレスに含まれ るロウアドレスRAが選択される。ライトアクセスサイ クルにおいては、マルチプレクサ142によって選択さ れたメモリアドレスに含まれるカラムアドレスCAが選 択される。シングルリードアクセスサイクルにおいて は、マルチプレクサ142によって選択されたメモリア ドレスに含まれるカラムアドレスCAが選択される。バ ーストリードアクセスサイクルにおいては、1回目のリ ードサイクルではマルチプレクサ142によって選択さ れたメモリアドレスに含まれるカラムアドレスCAが選 択されるが、2回目の以降のリードサイクルではアドレ スカウンタ202の出力CAXが選択される。

【0076】次に、図6のタイミングチャートを参照し

20

て、シンクロナスDRAM30に対するイメージデータのリード/ライトアクセス動作を説明する。ここでは、連続する4回のリード/ライト転送をメモリサイクルの最小単位とし、その4回のリード/ライト転送においては必ず同一ページがアドレス指定される場合を想定して説明する。

【0077】メモリ制御回路14は、まず、シンクロナスDRAM30に対してバンクアクティブコマンドBAを発生して、ロウアドレスを指定する。この場合、マルチプレクサ142によって選択されたメモリアドレスの10上位ビット部からなるロウアドレスの値Raが、アドレスマルチプレクサ203によって選択される。

【0078】この後、メモリ制御回路14は、シンクロナスDRAM30に対してリード/ライトコマンド(R/W)を発生すると共に、カラムアドレスを指定する。この場合、マルチプレクサ142によって選択されたメモリアドレスの下位ビット部からなるカラムアドレスの値a1が、アドレスマルチプレクサ203によって選択される。カラムアドレスが指定されると、シンクロナスDRAM30はリード/ライト動作を開始する。

【0079】メモリ制御回路14は、カラムアドレスを順次指定し直しながら、シンクロナスDRAM30に4回のリード/ライト動作を実行させる。この場合、カラムアドレスa2~a4としては、ライトモードではマルチプレクサ142によって選択されるメモリアドレスの下位ビット部からなるカラムアドレスCAが使用され、リードモードではアドレスカウンタ出力CAXが使用される。これにより、4回のリード/ライト転送を含むメモリサイクルが終了する。

【0080】4回目のリード/ライト転送と並行して、次のメモリサイクルのためのロウアドレスの値R b との回のメモリサイクルにおけるロウアドレスの値R a との一致の有無がページヒット検出回路201によってあれば、ページとカーであれば、ページとカーであれば、ページとカーであれば、ページとカーであれば、ページとは出回路201からバンクイネーブル要求信号(BEQ)が発生される。そして、コマンド制御回路144によってチャンドカーがでアクセスがある。そして、コマンド制御回路144によってデリサイクルでアクセスされるが前回一ジをおいたのメモリアクセスサイクルでアクティブコマンドBAが発生される。バンクアクティブコマンドBAが発生された。バンクアクティブコマンド路本が発生されたサアドレスの上位ビット部からなるロウアによってをなメモリアドレスの上位ビットからなるコアドレスの値Rbが、アドレスマルチプレクサ203によって選択される。

【0081】この後、メモリ制御回路14は、シンクロナスDRAM30に対してリード/ライトコマンド(R/W)を発生すると共に、カラムアドレスを指定する。この場合、マルチプレクサ142によって選択されたメモリアドレスの下位ビット部からなるカラムアドレスの50

値 b 1 が、アドレスマルチプレクサ 2 0 3 によって選択 される。カラムアドレスが指定されると、シンクロナス DRAM 3 0 はリード/ライト動作を開始する。

【0082】メモリ制御回路14は、カラムアドレスを順次指定し直しながら、シンクロナスDRAM30に4回のリード/ライト動作を実行させる。この場合、カラムアドレスa2~a4としては、ライトモードではマルチプレクサ142によって選択されるメモリアドレスの下位ビット部からなるカラムアドレスCAが使用され、リードモードではアドレスカウンタ出力CAXが使用される。これにより、4回のリード/ライト転送を含む2回目のメモリサイクルが終了する。

【0083】2回目のメモリサイクルにおける4回目のリード/ライト転送と並行して、次のメモリサイクルのためのロウアドレスの値Rcと前回のメモリサイクルにおけるロウアドレスの値Rbとの一致の有無がページヒット検出回路201によって調べられる。ページヒットであれば、ページヒット検出回路201からバンクイネーブル要求信号(BEQ)は発生されない。そして、コマンド制御回路144によって直ぐに次のメモリサイクルのためのリード/ライトコマンド(R/W)が発生されると共に、カラムアドレスが指定される。

【0084】このように、ページヒットの場合には、プリチャージサイクルおよびバンクアクティブコマンドは 挿入されないので、メモリアクセス効率を高めることができる。

【0085】次に、メモリ制御回路14がサポートする3つのリードモード(シングルモード、バウンダリストップモード、ラップラウンドモード)について説明する。前述したように、リードモードでは、スタートアドレスを指定すると、それ以降のアドレスがアドレスカウンタ202によって自動的に生成されて所定回数(例えば、4回)のリード転送が行なわれる。

【0086】 [シングルリードモード] このモードは指定したスタートアドレスのリード転送を1回だけ行なってメモリサイクルを終了するモードである。

メモリサイクルでアクセスされたページをプリチャージ 【0087】 [バウンダリストップモード] このモード するためのバンクプリチャージコマンド PR、および次 のメモリアクセスサイクルでアクセスされるバンクおよ びページを指定するためのバンクアクティブコマンド PR 40 によって異なるバウンダリ内の記憶位置がアクセスされ ないように、カラムアドレスの値に応じて、4回の連続 された時、マルチプレクサ PR 4 2 によって選択された新 たなメモリアドレスの上位ビット部からなるロウアドレ でで終了させるモードである。

【0088】ここでは、1回のリード転送で読み出されるデータサイズは32ビット(ダブルワード)であり、1回のリードサイクルで4回のリード転送が行なわれるので、1つのバウンダリは4ダブルワード(=32ビット×4)となる。各バウンダリの最初の番地のダブルワードデータはカラムアドレスの下位2ビット= "00"で指定され、第2番目の番地のダブルワードデータは

"01"、第3番目の番地のダブルワードデータは"10"、最後の番地のダブルワードデータは"11"で指定される。

【0089】したがって、カラムアドレスの下位2ビットが"11"になると、それ以降のアドレスインクリメントは実行されず、そこでサイクルが終了される。図7には、このバウンダリストップモードにおけるメモリサイクルとスタートアドレスとの関係が示されている。

【0090】図7のサイクル1では、スタートアドレスに含まれるカラムアドレスの下位2ビットが"01"で 10 あるので、リード転送は3回で打ち切られる。サイクル2およびサイクル3では、スタートアドレスに含まれるカラムアドレスの下位2ビットが"00"であるので、4回のリード転送が全て実行される。

【0091】このバウンダリストップモードを利用すれば、4回のリード転送によって異なるバウンダリ内の記憶位置がアクセスされることがない。したがって、アドレスをインクリメントしている途中でカラムアドレスからロウアドレスへの桁上がりが生じ、メモリサイクル中にページミスが発生するという事態を防止できる。

【0092】よって、このバウンダリストップモードは、ページを跨がって1画面分の表示データをリードすることが必要な画面リフレッシュのためのリード転送に好適である。

【0093】図9は4回のバウンダリストップ転送を示 すタイミングチャートである。同図において、(a) は クロック信号を、(d)はロウアドレス信号を、(e) はカラムアドレス信号を、(j) はサイクルの終了を示 すRD_LAST信号である。その他の信号は図4に示 すアドレス制御回路により生成される内部の生成信号で 30 あり、ここでは直接関係無いのでその説明を省略する。 このタイミングチャートでは、(e) に示すカラムアド レスa1、a2が出力されたところでアドレスがバウン ダリ境界に来たと判断し、(k)に示すようにサイクル の打ち切りを示すRD_LAST信号が出力される。こ の結果、4回リードするところ、2回でリードを終了す る。そして、(1)に示すように、プリチャージコマン ドおよびバンクアクティブコマンドが出力される。そし て、次のサイクル(ロウアドレスR)では、初期アドレ ス (カラムアドレスb1) からスタートするので、

(1) に示すように4回のリード転送がすべて実行される。

【0094】 [ラップラウンドモード] このモードはC PUリードに適したモードである。CPUによるメモリアクセスはリードバッファを経由して行われている。C PUはメモリデータを読み出すときに、まずそのデータをリードバッファに読み出して、それから、そのデータと同一バウンダリ内にある他のデータも一緒にまとめて読み出しておく。そしてその後バッファから始めのデータを読み出す。次のデータ読み出しの時には、リードア 50

ドレスとバッファに転送されているデータのアドレスを 比較して、ヒットした場合は、バッファから直接そのデ ータを読み出し、ミスした場合にはSDRAMに対して 同様のリードアクセスを要求する。このため、このモー ドでは、デバイスより渡されたアドレスをスタートアド レスとしてそれと同一バウンダリである4WDのデータ (下位2ビットのみが異なるような番地のデータ)を全 てアクセスできるようなラップラウンドアドレスを作り 出している。

【0095】このモードは、バウンダリストップモードと同様に4回のリード転送を最小メモリサイクルとするバースト転送モードの1つであるが、カラムアドレスの下位2ビットが"11"になった時、それを"00"に戻してアドレスカウンタ202によるアドレスインクリメント動作を続けるモードである。このラップラウンドモードによって発生されるアドレス値とスタートアドレスとの関係の一例を図8に示す。

【0096】図8において、ケース1では、スタートアドレスが4×ダブルワードバウンダリの先頭番地を指定20 する値"0000"であるので、ラップラウンドは実行されず、スタートアドレスに後続する連続した3つのアドレス値"0001"、"0010"、"0011"がアドレスカウンタ202によって発生される。

【0097】ケース2では、スタートアドレスが $4\times$ ダブルワードバウンダリの最終番地を指定する値"0011"であるので、アドレスカウンタ202の出力値は"0000"に戻され、そこからカウントアップが開始される。よって、スタートアドレス"0011"に引き続き、スタートアドレスよりも若い3つのアドレス値"0000"、"0010"がアドレスカウンタ202によって発生される。

【0098】ケース3では、スタートアドレスが4ダブルワードバウンダリの3番目の番地を指定する"1010"であるのでアドレスカウンタ202の出力値は4番目の番地である"1011"がアドレスカウンタ202により発生され、1番目の番地"1000"に戻され、2番目の番地"1001"が発生される。同様にして、ケース4ではスタートアドレスが4ダブルワードバウンダリの2番目の番地を指定する"1001"であるので 7ドレスカウンタ202の出力値は3番目の番地である"1010"が発生され、さらに4番目の番地である"1011"が発生される。

【0099】図10は4回のラップラウンド転送を示すタイミングチャートである。図10(e)に示すようにカラムアドレスa1、a2、a3、a4が出力される。(例えば図8に示すケース3の場合にはa1="1010"、a2="1011"、a3="1000"、a4="1001"が出力される。)そして、サイクルの終了を示すRD_LAST信号はカラムアドレスa4が出力された時点で出力される。この結果、図10(1)に

示すように、同一バウンダリ内にある4ドのデータがリ ードされる。

【0100】このように、ラップラウンドモードを利用 すれば、4回のリード転送によって同一バウンダリ内の 全ての記憶位置のデータを読み出すことができる。この **ラップラウンドモードは、CPU1またはアクセラレー** タ13によるイメージデータのリードに好適である。こ れは、次の理由による。

【0101】すなわち、CPU1またはアクセラレータ 13によるイメージデータのリードにおいては、シンク 10 ロナスDRAM30から読み出されたイメージデータは 一旦キャッシュメモリ121に保持され、そのキャッシ ュメモリ121からCPU1またはアクセラレータ13 に転送される。

【0102】CPU1またはアクセラレータ13による 次のリードアクセスでは、キャッシュヒット/ミスが判 定され、キャッシュヒットであればシンクロナスDRA M30のリードアクセスは行なわれずに、キャッシュメ モリ121から直ぐにデータが読み出される。ミスヒッ トであれば、シンクロナスDRAM30に対するリード 20 る。 サイクルが実行され、CPU1またはアクセラレータ1 3からのスタートアドレスで指定されたイメージデータ を含む1キャッシュライン分のイメージデータ (4ダブ ルワード)を効率良くキャッシュ121に転送すること ができる。

【0103】なお、ディスプレイコントローラ内にキャ ッシュを持たない表示制御サブシステムの場合には、シ ンクロナスDRAM30から連続して読み出される4ダ ブルワードのイメージデータは、システム内の1次キャ ッシュ、または2次キャッシュ、もしくは、それに相当 30 する各種バッファなどを経由して、CPU1に転送され ることになる。したがって、ラップラウンドモードは、 キャッシュを持たない表示制御サブシステムにも適用す ることができる。

【0104】 [テキストリードモード] このモードでは データの上位ワード(16ビット)と下位ワード(16 ビット) を時分割で読み出されるように構成されてい る。これは、図11に示すように上位ワードにフォント データが格納され、下位ワードにキャラクターコードお よび属性データが格納されている。このため別々に読み 40 出す必要がある。

【0105】図12は4回テキストリードを示すタイミ ングチャートである。テキストデータの場合、コードデ ータは連続したアドレスであるが、フォントデータはラ ンダムなアドレスであり、このため、コードに対するア クティブコマンドおよびフォントデータに対するアクテ ィブコマンドが別々に出力され、リードも同図(i)お よび (w) に示すようにコードのリードとフォントデー タのリードが別々に行われる。なお、(i)および

述したようにコードデータは連続しているのでヒットす る確率が高いが、フォントデータはランダムなので、ミ スヒットする確率が高い。このため、ミスヒットを判定 してからバンクプリチャージコマンドを出力すると、時 間的に遅れを生じるので、通常のバンクプリチャージコ マンドとは別に、read with autoprecharge というコマ ンドが実行される。このread with autoprecharge のコ マンドはSDRAMのメモリリード/ライトコマンドの 1つとしてSDRAMとして備わっているものである。 【0106】 [ランダムライトモード] このモードでは ライトサイクル中、次のリクエストが何も来てなければ

【0107】図13は4回のランダムライト転送を示す タイミングチャートである。同図(h) に示すようにラ イトコマンドのリクエストが出力されて、(i)に示す ライトサイクルの終了を示すWT_LASTの信号がさ れ、(j) に示す4回目のライトコマンドが出力された ときに、次のライトコマンドのリクエストが出力されて いなければ、プリチャージサイクル(PR)が実行され

プリチャージサイクルが実行される。

【0108】 [コンティニュアスライトモード] 図14 は4回のコンティニュアスライト転送を示すタイミング チャートである。

【0109】このモードはアクセラレータのライト転送 の中のBitBltと呼ばれる矩形転送のように、連続 的にライト転送することがわかっている時に適するモー ドである。このモードを指定すると、ライト転送を連続 して行うという情報が与えられて図14(i)に示すよ うにライトサイクル終了後に、プリチャージサイクルは 挿入されず、次のリクエストを待つ。

【0110】図15は図2に示すコマンド制御回路14 4に含まれる、SDRAMの動作スペックを満足させる ための回路である。SDRAMに対して出力される。ア ·クティブコマンド、プリチャージコマンド、リフレッシ ュコマンド、リードライトコマンド等のコマンド間に は、満足させなければならない最小時間が規定されてい る。これらの規定時間はSDRAMの品種により異なる 値を取る。図15に示す制御回路は使用するSDRAM の品種と動作周波数を指定するだけで、規定を満足する ようなアクセスを可能とする。

【0111】図15に示す制御回路は、内部動作が次の 状態に遷移すると同時にSDRAMに対するコマンドを 発生させるように制御しており、さらに内部に複数のカ ウンタを持ち各コマンド発生からの時間をカウントして いる。いま次の状態への遷移条件の中にカウンタの出力 が規定時間を満足した値になっている(PAS*)こと を加えることによって、規定時間を満足したアクセスの 流れを実現している。

【0112】図15においてカウンタ1441はバンク (w) に示すPfはオートプリチャージ信号である。上 50 アクティブコマンドに応答してカウントを開始する。カ

ウンタ1441の出力はコマンドが発生してから現在ま での経過時間を示している。ゲート回路1143は、種 々のSDRAMの規定値を満足する信号を出力する。例 えば、バンクアクティブコマンドが出力されてから2ク ロック目にリードライトコマンドを出力するように規定 されたSDRAMの場合には、カウンタ1441が2ク ロックカウントすると"1"信号を出力する。ゲート回 路1143からの各信号はマルチプレクサ1445に出 力される。レジスタ1447には、SDRAMの品種及 び動作周波数に応じた値が設定される。マルチプレクサ 10 1445はレジスタ1447からの値に応じて対応する 出力を、次の状態に遷移するための条件信号(PAS *) として出力する。

【0113】図16はメモリ制御回路14の内部動作の 状態を示す図である。パワーオンの状態ではSDRAM 30の動作が開始される。SDRAMレジスタセットの 状態ではSDRAMのモードレジスタセットが実行され る。セルフリフレッシュはセルフリフレッシュが実行中 の状態である。アイドルはデバイスからのリクエスト待 ち状態を示す。バンクチェックはバンク比較を行う状態 20 れるラップラウンドモードを説明するための図。 である。オートリフレッシュはオートリフレッシュを実 行中の状態である。ACKプリチャージはリクエストが 受け付けられ、プリチャージが実行中であることを示す 状態である。バンクアクティブはバンクアクティブ実行 中を示す状態である。ライトはライト転送実行中を示す 状態である。リードはリード転送実行中を示す状態であ る。ウエイトはリードデータの出力の終了待ちを示す状 態である。NOPプリチャージはリクエストが無く、プ リチャージ実行の状態を示す。図17は図16に示す各 状態の状態遷移図である。また、図18は図17に示す 30 チャート。 状態遷移の遷移条件を示したものである。

[0114]

【発明の効果】以上説明したように、この発明によれ ば、シンクロナスDRAMのアクセス手順を切換えるた めのコマンド制御ロジックがシンクロナスDRAM用の メモリ制御ロジック内に実現されている。このため、シ ーケンシャルアクセスの場合にはプリチャージサイクル が挿入されるのを防止でき、これによってシンクロナス DRAMを高速にアクセスすることが可能となる。

【0115】また、メモリ制御手段内でメモリアドレス 40 ある。 値が自動的にインクリメントできるので、CPU、アク セラレータ、表示回路などのメモリアクセスデバイスか ら供給されるリードアドレスをスタートアドレスとし て、それに続く複数の番地からデータを連続して読み出 すことができる。よって、シンクロナスDRAMのリー ドデータ転送速度を大幅に高速化できる。

【図面の簡単な説明】

【図1】この発明の一実施例に係るディスプレイコント

ローラを用いた表示制御サブシステムの構成を示すブロ ック図。

【図2】同実施例のディスプレイコントローラに設けら れたメモリ制御回路の構成を示すブロック図。

【図3】同実施例のディスプレイコントローラにおける シンクロナスDRAMに対するアクセス制御の手順を説 明するための図。

【図4】図2のメモリ制御回路に設けられたアドレス制 御回路の構成を示すブロック図。

【図5】図4のアドレス制御回路によるアドレス選択動 作を説明するための図。

【図6】同実施例のディスプレイコントローラによるシ ンクロナスDRAMのアクセス動作を説明するタイミン グチャート。

【図7】同実施例のディスプレイコントローラにおいて シンクロナスDRAMをリードアクセスする時に使用さ れるバウンダリストップモードを説明するための図。

【図8】同実施例のディスプレイコントローラにおいて シンクロナスDRAMをリードアクセスする時に使用さ

【図9】4回のバウンダリストップ転送を示すタイミン グチャート。

【図10】4回のラップラウンド転送を示すタイミング チャート。

【図11】テキストデータの格納状態を示す図。

【図12】コードデータとフォントデータのペアの転送 を4回行う4回テキストリードのタイミングを示すタイ ミングチャート。

【図13】4回のランダムライト転送を示すタイミング

【図14】4回のコンティニュアスライト転送を示すタ イミングチャート。

【図15】各種SDRAMの仕様により規定されるタイ ミング時間を満足するようにコマンドを発生させるため の制御回路を示すブロック図。

【図16】メモリ制御回路14の内部動作の状態を示す

【図17】図15に示す各状態の状態遷移図である。


【図18】図17に示す状態遷移の遷移条件を示す図で

【符号の説明】


1…CPU、10…ディスプレイコントローラ、13… アクセラレータ、14…メモリ制御回路、30…シンク ロナスDRAM、121…キャシュメモリ、141…ア ービタ、142…マルチプレクサ、143…アドレス制 御回路、144…コマンド制御回路、201…ページヒ ット検出回路、202…アドレスカウンタ。

26


【図1】



【図2】




【図3】




【図5】

サイクル	アドレスマルチプレクサ出力 ADRS			
9157				
モード設定サイクル	Mode Reg.			
BAサイクル	RA			
ライトサイクル	CA			
シングルリードサイクル	CA			
パーストリードサイクル1	CA			
2	CAX			
3	CAX			
4	CAX			

【図6】



[図4]



【図7】

【図8】

```
初期アドレス →ラップラウンドアドレス
  RA

\tau - 21 0 (0000) \rightarrow 1 (0001), 2 (0010), 3 (0011)


77777
            ??1101 初期アドレス
                                               \tau- 2 3 (0011) \rightarrow 0 (0000), 1 (0001), 2 (0010)
           771110
??????
                                               τ-23 A (1010) →B (1011), B (1000), 9 (1001)
            ? ? 1 1 1 1 ここでサイクル打ち切り
                                               σ-24 9 (1001) →A (1010), B (1011), 8 (1000)
??????
           ??0000 初期アドレス
??????
                                                              ラップラウンドモード
??????
            770001
7 ? ? ? ? ?
            ? ? 0 0 1 0
           ??0011 サイクル終了
7 ? ? ? ? ? 4
? ? ? ? ? ?
            ??0100 初期アドレス
           770101
??????
            770110
??????
777777
           ・??0111 サイクル終了
                下位2ビット
              パウンダリストップモード
```

【図9】


4回のパウンダリストップ転送 (a) (b) (c) !/ACKO Rc Rd
| D2| D3| D4| c | | c2| c3| c4| d |
| D | | D2| D3| D4| c | | c2| c3| c4 (d) FARAS CHADR Rb (e) (1) FAO (g) BPRE CMD_PR CMD_BA CMD_RD (h) tRP (j) (k) ROLLAST BAL RIR | PRI | BAL RIR RIR R R R SDRAM command (1)

【図10】

4回のラップラウンド転送




【図11】




【図12】

4回テキストリード コードデータ、フォントデータのペアの転達を4匹行う




【図13】

4回のランダムライト転送




【図14】

4 図の コンティニュアスライト転送



【図15】



【図16】


内部動作状態

SDRAM制御回路は以下に示すようないくつかの内部動作が状態にあり、これらの状態を基準しながら SDRAMに対するアクセスを実行している。

状 鄭 名		状 懲 説 明		
PWON	パワーオン	SDRAMの動作開始(セルフリプレッシュ実行		
MREG	SDRAMレジスタセット	SDRAMのモードレジスタセット実行		
SREF	セルフリフレッシュ	セルフリフレッシュ実行中		
IDLE	アイドル	デバイスからのリクエスト待ち状態		
CHEK	パンクチェック	パンク比較		
AREF	オートリフレッシュ	オートリフレッシュ支行中		
APRE	ACKプリチャージ	リクエストが受け付けられ、プリチャージ実行中		
ACTV	パンクアクティブ	パンクアクティブ実行中		
WRTE	ライト	ライト転送実行中		
READ	y − F	リード転送実行中		
WITE	ウエイト	リードデータの出力の終了待ち		
NPRE	NOPプリチャージ	リクエストが無く、プリテャージ実行		

【図17】

状态速移图



【図18】

現在の状態	次の状態	
PRON	NPRE	PAS_RC
NPRE	MREG	CY_INI 8 PAS_RP
	IDLE	CY_INI_8 CNO_RP
MREG	IDLE	CMD_RG
SREF	PYION	RSILEP
CHEK	TIAW	ROABT & BEO & RTOW & ROLEP & TEREP
	WRIE	"ROABT & BED & BD_FT & "RTON & PAS_RCD
	READ	ROABT & BED & NOURD & PAS_ROD
	APRE	ROABT & BEQ & PAS_RAS
	IDLE	ROABT
AREF	IDLE	CND_RF
APRE	AREF	ND_REF & PAS_RC & PAS_RP
	ACTV	NO_TER & PAS_RC & PAS_RP
ACTV	READ	ND_RD & PAS_RCD
	WRITE	ND_NT & PAS_RCD
KAIT	WRITE	TPREP
WRITE	IDLE	BL_2(VT_STRT)
READ	IDLE	F?("HO_TXT & READ_S ! FIND_TXT & RO_LAST)
IDLE	SREF	RESURE & PAS-RC & PAS-RP
	CHEK	RESUME & BACT & AB-TFR
	APRE	RESUME & BACT & ABLREF & (CND_RD RD_LAST) & PAS_RAS
	NPRE	"RESUME & BACT & ABLAOP & ("MOLCTW!HLTRG) & ("CMDLRD ! ROLLAST) & PAS_RAS
	ACTV	"RESUME & BACT & AB_TFR & PAS_RC & PAS_RP
	AREF	RESUME & BACT & ASLINET & PASLINC & PASLIND

THE SAL STAR GISPION

THIS PAGE BLANK (USPTO)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)